StartseiteFörderungProjekteVerbundprojekt: SERDES-Chip für Raumfahrtanwendungen; Teilprojekt: Entwurf und Evaluierung von strahlungsresistenten seriellen Hochgeschwindigkeitsschnittstellen (SECHIS_ARQ-D)

Verbundprojekt: SERDES-Chip für Raumfahrtanwendungen; Teilprojekt: Entwurf und Evaluierung von strahlungsresistenten seriellen Hochgeschwindigkeitsschnittstellen (SECHIS_ARQ-D)

Laufzeit: 01.12.2017 - 31.05.2020 Förderkennzeichen: 01QE1754B
Koordinator: ARQUIMEA GmbH

Im Rahmen des Projektes SECHIS, wird sich ARQUIMEA DEUTSCHLAND GmbH (ARQ-D) wichtige Fachkenntnisse in der Entwicklung und Evaluierung von Hochgeschwindigkeitsschaltun-gen für Weltraumanwendungen aneignen. Während des Projektes wird das Unternehmen die Haupteigenschaften, welche von Hoch-geschwindigkeitsschaltungen benötigt werden, identifizieren und analysieren. In diesem Zusammenhang werden spezifische Strahlungshärtungstechniken für Schaltungen, welche mit hohen Frequenzen arbeiten, untersucht. ARQ-D wird für die Implementierung eines Testaufbaus, welcher in der Lage sein wird die elektronischen Messungen auszuführen die für eine korrekte Validierung des angestrebten SERDES-Mikrochips notwendig sind, mit den anderen Projektpartnern Zusammenar-beiten. Im speziellen wird ARQ-D für das Designen und die Programmierung der FPGAs verantwortlich sein, welche für die Überwachung und das Management der Testaufbauten zuständig sind. Schließlich wird ARQ-D den am besten geeignetsten Ansatz für einen angemessenen Schutz und die Veröffentlichung der Projektergebnisse überprüfen und diskutieren.

Verbund: E! 11270 SECHIS Quelle: Bundesministerium für Bildung und Forschung (BMBF) Redaktion: DLR Projektträger Länder / Organisationen: Spanien Themen: Förderung Innovation

Weitere Informationen

Projektträger