Verbundprojekt: TEP - Entwicklung eines vollständig europäischen HPC-Systems auf Grundlage von Beschleunigungen als Beitrag zu einem nachhaltigen europäischen HPC Ökosystems

Ziel des Projektes "The European PILOT" (TEP) ist es, zu einem nachhaltigen Exascale-HPC-Angebots-Ökosystem beizutragen und dadurch die technische Autonomie Europas in diesem Feld substanziell zu fördern und zu sichern. TEP besteht dabei aus vier Streams, welche zusammen ein komplett europäisches Open-Source- und Open-Standard-basiertes Software- und Hardware- System liefern. Insbesondere werden zwei europäische Beschleuniger-Architekturen (MLS, VEC) zusammen mit der notwendigen Software- und Systemintegration realisiert. TEP baut dabei auf den Arbeiten aus EPI SGA1 auf. Zusammen mit dem General Purpose Processor (GPP) aus EPI wird TEP das erste HPC-System erstellen, das komplett aus europäischen Komponenten besteht. Stream 1 deckt dabei Projektmanagement, Dissemination, IP-Verwertung und Kollaboration mit anderen Projekten ab. In Stream 2 wird der Software-Stack für TEP entwickelt, während in Stream 3 aufbauend auf den IP-Blöcken des EPI-Beschleunigers (EPAC) zwei Beschleuniger-Chiplets entwickelt werden. Hierbei werden die existierenden IPs signifikant erweitert und verbessert sowie neue europäische IP-Blöcke hinzugefügt. Stream 4 schließlich bringt die Software und die Beschleuniger-Hardware zusammen, integriert alles in ein neuartiges HPC-System basierend auf der Open Compute Platform (OCP) inklusive Innovationen in den Bereichen immersive Flüssigkeitskühlung, fortschrittliche Energieverteilung und Netzwerk-Backplanes. Schließlich wird aus den Komponenten ein flexibles, komplettes System aufgebaut bestehend aus Tanks mit Servern und Beschleunigern. Bei Benutzung der TEP-Beschleuniger zusammen mit einer SiPearl CPU (EPI) entsteht das erste komplett europäische HPC Ökosystem. Die deutschen Partner im TEP-Projekt leisten dabei wichtige Arbeiten im Bereich der Hochleistungs-Interface-Komponenten, der eigentlichen Beschleuniger, der Implementierung der Chiplets, des Hardware-Software-Co-Designs, der Anforderungsanalyse, des Benchmarkings und der Dissemination.