Verbundprojekt: Verifizierung und Validierung von Elektroniksystemen mit hohen Sicherheitsanforderungen - VALU3S -; Teilvorhaben: Validierung und Verifikation automatisierter Systeme durch Modellbasierten Hybrid-Ansatz auf Basis von Physics-of-Failure Simulationen und Statistischen Methoden

In VALU3S wird eine Gap-Analyse der Validierungs- und Verifikationsmethoden für automatisierte Systeme durchgeführt und die Möglichkeit evaluiert, Lücken zwischen Insellösungen zu schließen. Zusätzlich wird die Machbarkeit zur Einbeziehung von Umweltbedingungen in funktionale Simulationen gezeigt und sog. Hybridmodelle entwickelt. Schließlich soll die Integration von universal verification methodology (UVM) und SystemC automatisiert werden, um eine einfache Kompatibilität über diverse V&V Methoden herzustellen. Das Teilvorhaben der FhG IIS/EAS umfasst die Validierung und Verifikation automatisierter Systeme durch einen modellbasierten Hybrid-Ansatz von Physics-of-Failure Simulationen und statistischen Methoden.