StartseiteLänderEuropaItalienVerbundprojekt: Open-Source RISC-V-Ökosystem für Prozessoren in hoch-performanten und sicherheitskritischen Anwendungen - ISOLDE -

Verbundprojekt: Open-Source RISC-V-Ökosystem für Prozessoren in hoch-performanten und sicherheitskritischen Anwendungen - ISOLDE -

Laufzeit: 01.05.2023 - 30.04.2026 Förderkennzeichen: 16MEE0334
Koordinator: FZI Forschungszentrum Informatik

Ziel von ISOLDE ist es, ein EU-Ökosystem für Hochleistungs-RISC-V industrietauglich zu machen, so dass es mit bestehenden kommerziellen Alternativen konkurrieren kann. Dies wird durch die Erforschung und Implementierung fortschrittlicher Architekturkonzepte und neuartige Beschleuniger sowie IPs zur Ergänzung der Hochleistungsrecheninfrastruktur basierend auf existierenden Open-Source Lösungen von Partnern erreicht werden. Das Ziel wird durch die Verfolgung und Mitwirkung an den Spezifikationen geeigneter Gremien und an der langfristigen EU-Strategie eines RISC-V-basierten Ökosystems in Industriequalität für SoC-Designs in verschiedenen Anwendungsbereichen unterstützt. Der ISOLDE-Ansatz ist ganzheitlich und schließt alle Akteure entlang der Wertschöpfungskette ein. Eine große Anzahl von Forschenden und Entwickelnden wird mit der RISC-V-Technologie vertraut gemacht, was die Akzeptanz weiter erhöhen wird. Das Ökosystem wird eine souveräne EU-Alternative zu bestehenden Anbietern gewährleisten. Das FZI unterstützt das angestrebte Ökosystems mit einem Modellierungsframework sowie Transformatoren zur werkzeuggestützten Realisierung von Sicherheitsarchitekturen auf anwendungsspezifischen SoC-Architekturen, zur Steigerung der funktionalen Sicherheit. Die angestrebte Methode und Werkzeuge gliedern sich in einen generatorbasierten Entwurfsablauf von RISC-V-SoC-Architekturen ein und ermöglicht die werkzeuggestützte anwendungsspezifische Entwicklung einer Sicherheitsarchitektur. Grundlage bildet eine abstrakte Spezifikation der SoC-Architektur, welche mithilfe von M2M-Transformationen um Sicherheitsmechanismen, wie bspw. Watchdogs, erweitert wird. Hierzu werden relevante Sicherheitsmechanismen formalisiert spezifiziert. Die gehärtete SoC-Architektur wird zurück in den generatorbasierten Entwurf gespiegelt und der ursprüngliche Entwurfsablauf durchlaufen. Neben der Modifikation der Hardwarearchitektur, werden Ansätze zur Generierung von Software-Laufzeitbibliotheken untersucht.

Verbund: Open-Source RISC-V-Ökosystem für Prozessoren in hoch-performanten und sicherheitskritischen Anwendungen Quelle: Bundesministerium für Bildung und Forschung (BMBF) Redaktion: DLR Projektträger Länder / Organisationen: Österreich Schweiz Tschechische Republik Spanien Frankreich Italien Rumänien Schweden Themen: Förderung Innovation

Weitere Informationen

Projektträger