Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Designmethoden und Designflows für das System-in-Package-on-Board Co-Design

Das Projekt SiPoB-3D hat das Ziel, in Deutschland existierende Simulations-, Modellierungs-, und Designkompetenz in den Bereichen Chiptechnologie, Gehäusetechnologie und Boardtechnologie durch enge Zusammenarbeit von Halbleiter- und Systemhersteller, innovativen Boardherstellern, Simulations-Toolhersteller sowie Forschungsinstituten zusammenzubringen. Durch die Zusammenarbeit werden in anwendungsnaher Forschung die bisher getrennten Felder der Chip-/Gehäusewelt und der Board/Systemwelt zusammengebracht werden, um so das Co-Design über alle drei Domänen Chip-Gehäuse-Board zu ermöglichen. Fraunhofer wird in diesem Projekt Methoden und Designflows für die schnellere und effizientere Entwicklung erforschen und mit den Projektpartnern auf ihre spätere Praxistauglichkeit überprüfen. Damit werden deutsche Firmen befähigt die innovative SiP-Technologie für ihre Produkte zu verwenden. Diese Firmen haben mit dieser SiP-Plattform die Möglichkeit neuartige hochminiaturisierte Produktklassen zu. Im Arbeitspaket AP0 werden die Spezifikationen und die Anforderungen erarbeitet. In den 4 technologischen Arbeitspaketen AP1 bis AP4 werden die Voraussetzungen zur Erarbeitung einer Chip-Package-Bord SiP-Integrationsplattform geschaffen. Dabei ist Fraunhofer in drei von den vier Arbeitspaketen involviert. Im AP1 werden vor allem thermische und elektrische Modellierung erforscht. In AP2 werden die Designmethoden und die Integration in Designflows erforscht und erarbeitet, dort vor allem für die Themen elektrische und thermische Simulation, Signalintegrität für vollständige Verdrahtungsstrukturen (bestehend aus Chip-, Package- und Boardverdrahtung) sowie der Einbindung von Design Regeln auf der Board- und Gehäuseebene. Im AP4 erfolgt dann die Validierung der neu erforschten Regeln und der Funktionsweise des Designflows an Testbeispielen.