High-Performance plasmonische Logical Gates für Integrierte Schaltkreise

Das Hauptziel dieses vorgeschlagenen Projekts besteht darin, leistungsfähige und hocheffiziente plasmonische Logical Gates mit geringer Größe und großem on/off ratio zu entwickeln. Die entwickelten Logical Gates sollen als grundlegende Schaltungselemente in zukünftigen optischen Hochgeschwindigkeitsschaltkreisen mit geringerer thermischer Wirkung und geringerem Stromverbrauch dienen. Im Gegensatz zu leitenden Metalloxidhalbleitern (CMOS-Bauelementen) basieren plasmonische optische Logik-Operationen auf Welleninterferenzen ohne jegliche Vorspannung oder Strom, was einen geringen Stromverbrauch und eine vernachlässigbare Wärmeerzeugung verspricht. In diesem Projekt werden verschiedene grundlegende, plasmonische Logical Gates wie OR, XOR, XNOR, AND, NAND und NOT entworfen, hergestellt und optisch charakterisiert. Die optimalen logischen Grund-Gates werden in einem Half Adder und Full Adder zusammengesetzt, um eine komplexe Berechnung durchzuführen. Die im Rahmen des Vorhabens geplanten Maßnahmen zur Erreichung der genannten Ziele umfassen insbesondere Personalaustausche. Die wissenschaftlichen Betreuer, Postdocs und Doktoranden der deutschen Forschungseinrichtung werden die taiwanesischen Partner besuchen und Seminarvorträge und Fortschrittsberichte im lokalen Seminar der taiwanesischen Partner halten. Beim taiwanesischen Partner sollen praktische Arbeiten durchgeführt und Proben für Messungen ausgetauscht werden. Weiterhin stellen die Aufenthalte sicher, dass eine Feinanpassung des Forschungsplans in definierten Abständen erfolgt. Hierfür sind vom deutschen Partner insgesamt drei Reisen vorgesehen, die sich über die gesamte Projektlaufzeit verteilen und als unabdingbar für den erfolgreichen Abschluss des Projekts angesehen werden.