Verbundprojekt: Eingebettete Datenspeicher für Mikrocontroller mit Künstlicher Intelligenz - StorAIge -

Ein neues Verifikations- und Validierungskonzept für ferroelektrische Speicher wird entwickelt und demonstriert werden. XGS wird alle notwendigen Charakterisierungen und Zuverlässigkeitsergebnisse liefern. Das Konzept wird mit geeigneten EDA-Tools und Simulationsmodellen erarbeitet und mit Hilfe eines Testchips im Silizium verifiziert. Es ist geplant, mit 180nm zu beginnen und die Entwicklung auf 110nm anzupassen. Die Entwicklungsaufgaben des Test Chip-Designs umfassen die Entwicklung der Architektur, der Schaltplan und die Layout-Implementierung der Decoder, des Speicherarrays und der Lese-/Schreibpfade. Wichtige Testmodi, Timings und Register zur IP-Steuerung und Trimmung müssen implementiert werden. Danach erfolgt funktionale Design-Verifikation mit Pre-Layout-Simulationen, Post-Layout-Simulationen und Analyse der relevanten Timing-Parameter. Die Testspezifikation sowie ein Testchip-Design müssen erstellt werden. Das Wafer-Testprogramm muss entwickelt werden. Alle Aufgaben müssen ordnungsgemäß dokumentiert werden.