In EuroPAT-MASIP soll eine wettbewerbsfähige und zukunftsorientierte Europäische Herstellungsumgebung für das Advanced Semiconductor- und Smart-System-Packaging und Test aufgebaut werden, um so die Position Europas bei der Herstellung von innovativen zukünftigen Halbleiterprodukten zu stärken. Technologieentwicklungen erfolgen insbesondere im Bereich hochintegrierte FO-Wafer-Level (FO-WLP)-Packaging (IZM, IZM-ASSID), Self-Alignment für Chips (EMFT) sowie Plasma-Dicing (IZM-ASSID). Des Weiteren werden Zuverlässigkeitsdesign-Schemata für die virtuelle Prototypenherstellung zukünftiger eWLB-Systemlösungen und Lebensdauertests für den Transfer in die industrielle Anwendungsumgebung entwickelt und durchgeführt (ENAS). Die technologischen Entwicklungen der FhG und der anderen Projektpartner werden begleitet von der Durchführung und Entwicklung innovativer Methoden und Tools zur thermo-mechanischen Untersuchung, Röntgenanalyse, Prozessinspektion, physikalische Fehleranalyse, Zuverlässigkeit und Fehleranalyse (IKTS). Die Arbeiten von Fraunhofer sind grundlegend für die im Projekt zu definierenden und umzusetzenden Anwendungsdemonstratoren.
Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: RDL-First-Ansätze, Virtual Prototyping, Zuverlässigkeit & Analytik für FO-WLP in EuroPAT-MASIP
Laufzeit:
01.04.2017
- 30.06.2021
Förderkennzeichen: 16ESE0260S
Koordinator: Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration (IZM) - ASSID All-Silicon-System-Integration
Verbund:
Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme
Quelle:
Bundesministerium für Bildung und Forschung (BMBF)
Redaktion:
DLR Projektträger
Länder / Organisationen:
Österreich
Finnland
Frankreich
Ungarn
Irland
Niederlande
Portugal
Schweden
Themen:
Förderung
Information u. Kommunikation
Weitere Informationen
Weitere Teilprojekte des Verbundes
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Entwicklung von FOWLP mittels Bestückung von Mikrochips mit kleinsten Lotkugeln auf Wafer Ebene
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Test, Analyse und Qualifikation für neue Package Technologien
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Neue Assemblierungsstrategien und FOWLP Sensor/MEMS-Miniaturisierungskonzepte für SiP
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Entwicklung einer neuen Packagetechnologie für den Applikationspiloten Silicon Photomultiplier
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Hochauflösendes Radar-Modul für Präsenzdetektion
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Thermische Charakterisierung und Optimierung des Entwärmungspfades von integrierten Systemen
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Zuverlässigkeitsworkflow und Warpage-Charakterisierung
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Entwicklung eines 60GHz Radar Chip für ein MIMO Radar
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Entwicklung eines EDA Design-Flows für Wafer-Level-Package Technologie
- Verbundprojekt: Europäische Pilotlinie für die Produktion und den Test multifunktionaler elektronischer Systeme - EuroPAT-MASIP -; Teilvorhaben: Bewertung der automobilen Eignung der Fan Out Wafer Level Packaging Technologie