Verbundprojekt: Besonders energieeffiziente Elektroniksysteme für zuverlässige Datenspeicherung - XSR-FMC - ; Teilvorhaben: Machbarkeitsstudie zum Wafer Level Packaging des XSR-FMC Mikrokontrollers

Ziel des Vorhabens ist die komplette Entwicklung (Chip-Entwurf und Fertigung) eines Mikrocontroller-Chip mit unterschiedlichen IP-Blöcke innerhalb einem Proof-of-Concept (POC) für einen extrem stromsparenden, hochzuverlässigen und sicheren PCIe Flash-Speicher-Controller. Das Konsortium strebt an, ein Referenz-IC-Design für die Industrialisierung zu gestalten. Schwerpunkt des Vorhabens liegt daher hauptsächlich im Bereich Chip-Entwicklung, wobei Mikroelekronik-Packaging nur einen Nebenaspekt am Rand des Vorhabens darstellt.