In einer Zeit, in der die Informations- und Kommunikationstechnik stärker denn je zusammenwachsen, ist eine intelligente Netzautomatisierung ein Imperativ, um die Skalierbarkeit, Sicherheit und Zuverlässigkeit der Kommunikationsnetze zu erhöhen. Sie ist auch der Hebel, um eine Vielzahl neuer digitaler Dienste und Anwendungen zu ermöglichen, von denen wir uns viele heute noch gar nicht vorstellen können. Gerade in Zeiten eingeschränkter Mobilität wird deutlich, dass Automatisierung unverzichtbar ist, um den Netzbetrieb zu garantieren, den Ressourcenverbrauch zu optimieren und Dienste flexibel zu konfigurieren. Das Rückgrat der Kommunikationsnetze sind die optischen Übertragungsstrecken. Die Anwendung von künstlichen neuronalen Netzwerken (KNN) in der optischen Datenübertragung verspricht gegenüber konventionellen Signalverarbeitungsverfahren eine deutlich verbesserte Stabilität der Signalübertragung. Die Berechnung von tiefen KNNs erfordert aber durchweg einen sehr hohen Rechen- und Energieaufwand. Daher ist es für die Entwicklung von nachhaltigen optischen Datenübertragungsnetzen entscheidend, die Energieeffizienz der elektronischen Signalverarbeitung im Sender und Empfänger zu steigern. Hier bieten integrierte analoge Rechenschaltungen für KNN-Anwendungen (sog. analoge KNN-Beschleuniger) gegenüber klassischen binären Rechenwerken das Potential einer deutlich besseren Energie- und Flächeneffizienz. In diesem Teilvorhaben werden daher neue analoge Rechenschaltungen in einer fortgeschrittenen 22 nm CMOS-Technologie erforscht, entworfen, als ASIC-Hardwaredemonstrator realisiert, messtechnisch charakterisiert und hinsichtlich ihrer Anwendbarkeit und Leistungsfähigkeit in KNN-basierten Sendern und Empfängern der optischen Datenübertragung untersucht. Das Ziel dieses Teilvorhabens ist die Entwicklung einer IP-Bibliothek von neuen analogen Rechenschaltungen für KNN-Anwendungen.