Verbundprojekt: Intelligente Zuverlässigkeit von Elektroniksystemen - iRel40 -; Teilvorhaben: Effiziente Verifikation der Zuverlässigkeit im Entwurf integrierter Schaltkreise

Das ECSEL JU Projekt "Intelligent Reliability 4.0 (iRel40)" hat das übergeordnete Ziel, die Zuverlässigkeit von elektronischen Komponenten und Systemen durch Reduzierung der Fehlerrate entlang der Wertschöpfungskette zu verbessern. Aufgrund der Miniaturisierung wird Zuverlässigkeit zu einer immer größeren Herausforderung sowohl auf Bauelement als auch auf Systemebene und führt zu extremen Anforderungen für künftige komplexe Anwendungen. In iRel40 kooperieren 79 Partner aus 14 europäischen Ländern in 6 technischen Arbeitspaketen (AP) entlang der Wertschöpfungskette Chip-Package-Board/System, 25 Partner davon in Deutschland. FhG IIS/EAS wird in diesem Projekt vorrangig die Entwicklung zuverlässiger elektronischer Systeme durch erweiterte Ansätze zur Verifikation im IC-Entwurf unterstützen. Insbesondere soll die bestehende Lücke zwischen den Möglichkeiten der Entwurfssoftware und dem Bedarf seitens der Elektronikentwickler geschlossen werden.