Verbundprojekt: Intelligente Zuverlässigkeit von Elektroniksystemen - iRel40 -; Teilvorhaben: Erforschung hochzuverlässiger Aufbau- und Verbindungstechnik und aktive Zustandsüberwachung von Leistungselektroniken in Leiterplattentechnologie

Das ECSEL JU Projekt "Intelligent Reliability 4.0 (iRel40)" hat das übergeordnete Ziel, die Zuverlässigkeit von elektronischen Komponenten und Systemen durch Reduzierung der Fehlerrate entlang der Wertschöpfungskette zu verbessern. Aufgrund der Miniaturisierung wird Zuverlässigkeit zu einer immer größeren Herausforderung sowohl auf Bauelement als auch auf Systemebene und führt zu extremen Anforderungen für künftige komplexe Anwendungen. In iRel40 kooperieren 79 Partner aus 14 europäischen Ländern in 6 technischen Arbeitspaketen (AP) entlang der Wertschöpfungskette Chip-Package-Board/System, 19 Partner davon in Deutschland. Das Teilvorhaben der Schweizer Electronic AG adressiert die Forschung an neuartigen Leiterplattenmaterialien und -prozessen für zukünftige, hochzuverlässige Leistungselektronik mit eingebetteten Komponenten. Technisches Projektziel ist die Erforschung einer hochzuverlässigen Aufbau- und Verbindungstechnologie in Leiterplattentechnik mit eingebetteten, aktiven Komponenten. Die Zielerreichung wird durch den Aufbau von Testvehikel und Demonstratoren in enger Zusammenarbeit mit den Projektpartnern, welche aufgrund von eingebetteten Leistungs-MOSFETs eine höhere Zuverlässigkeit und elektrische Leistungsfähigkeit im Vergleich zu heutigen Systemen, aufgezeigt nachgewiesen. In Zusammenarbeit mit den Projektpartnern wird zudem an der Integration von Logik Komponenten in der Leiterplatte geforscht, welche eine aktive Zustandsüberwachung und präventive Fehlerdetektion ermöglichen.