Verbundprojekt: Technologien für die nächste Generation höchstintegrierter Mikroelektronik - TAPES3 -; Teilvorhaben: 3nm SiGe Substrat Wafer

Das Ziel von TAPES3 ist das Erkennen, Entwickeln und Demonstrieren der notwendigen Lithographie -, Metrologie -, EUV Masken – Verfahren sowie Bauelemente und zugehörige Prozess Module für den zukünftigen 3nm Technologieknoten. Siltronic unterstützt dabei die Aktivitäten bzgl. neuartiger 3nm fähiger Bauelemente und fokussiert sich auf die Entwicklung und Bereitstellung innovativer Substratmaterialien (Wafer) für diese Bauelemente. Es handelt sich dabei um heteroepitaktisch abgeschiedene SiGe Schichten auf einem Siliziumwafer, die eine erhöhte Ladungsträgerbeweglichkeit im leitenden Transistorkanal ermöglichen. Eine große Herausforderung ist dabei das Erreichen einer niedrigen Defektdichte, insbesondere eine niedrige Dichte von Fadenversetzungen. Die Wafer werden vom Partner IMEC in verschiedenen Bauelementarchitekturen (FinFET, horizontale Nanowire) getestet.