Symeo wird die erarbeitete Simulationsumgebung zum Chip-Package-CoDesign in den Entwurfsprozess integrieren. Durch die neuen Methoden lassen sich Entwicklungszyklen reduzieren. Die Betrachtung komplexer SiP Bausteine im Zusammenspiel im Gesamtsystem wird möglich. Darauf aufbauend werden hochintegrierte mm-Wellensysteme zur redundanten Entfernungsmessung erforscht, die die Grundlage für zukünftige robuste, kompakte Sensoren bilden. Symeo erarbeitet ein Systemkonzept, bei dem redundante Sende- und Empfangspfade verfügbar sind. Neue Algorithmen zur Objekterkennung u.a. durch Auswertung der Polarisation der Signale werden erforscht. Das Konzept wird durch Simulation optimiert. Systemvarianten mit im Chip integrierten Antennen sowie externen Antennen auf dem PCB werden erforscht. Der Einfluss von Linsen auf die Richtwirkung der integrierten Antennen wird untersucht. Die optimierten Strukturen werden in einem Demonstrator umgesetzt. Dazu werden HF Layouts entworfen, die mit einem Digitalteil zum Gesamtsystem kombiniert werden. Die Algorithmen werden auf der Zielhardware implementiert und der Sensor sowohl im Labor als auch im Feldtest umfassend charakterisiert. Es wird nach einem Meilensteinplan mit unterschiedlichen Projektphasen gearbeitet (gant chart). AP0, "Spezifikationen, Anforderungen, regelmäßige Statusanalyse und Abgleich mit internationalen Trends" beinhaltet neben AP 0.1, "Gap-Analyse gegenüber bestehenden Methoden Definition der erforderlichen Spezifikationen", noch die Projektleitung in AP 0.2 "Regelmäßige Statusanalyse, Projektüberwachung einschließlich Benchmarking". AP3" Design Flow Infrastruktur" beinhaltet für Symeo die Themen zur Erstellung des Einheitlichen Designkits, aufgeteilt in AP3.1, "3D Chip/Package/Board Design Kit" und AP3.2 "SiPob-3D backbone". Innerhalb von AP 4 "Validierung durch Test-Beispiele und Prototypen", arbeitet Symeo im AP4.3, "Millimeterwellen Testvehicle (60 GHz)", an Entwurf und Umsetzung des mehrkanaligen mm-Wellensystems.
Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Neuartige hochrobuste Millimeter-Wellen-Sensoren mit integrierter Diversity für redundante Messpfade
Laufzeit:
01.03.2016
- 31.05.2019
Förderkennzeichen: 16ES0383
Koordinator: Symeo GmbH
Verbund:
Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte
Quelle:
Bundesministerium für Bildung und Forschung (BMBF)
Redaktion:
DLR Projektträger
Länder / Organisationen:
Frankreich
Themen:
Förderung
Information u. Kommunikation
Weitere Informationen
Weitere Teilprojekte des Verbundes
- Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Erforschung von 3D-Entwurfsoptimierung elektronischer Systeme bestehend aus Chip, Package und Board
- Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: System in Package für die Automobilelektronik als Lösung für Miniaturisierung, Modularität, Robustheit
- Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Dreidimensionale elektromagnetische Simulation für SiP-Board Co-Design
- Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Erforschung innovativer Designansätze zur robusten Miniaturisierung von hochfrequenten Mikrocontrollerschaltungen
- Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Designmethoden und Designflows für das System-in-Package-on-Board Co-Design
- Verbundprojekt: Übergreifender Entwurf kompakter Elektroniksysteme - vom Chip bis zur Leiterplatte - SiPoB-3D -; Teilvorhaben: Multiphysikalische Modellierung, Simulation und Charakterisierung von Komponenten im System-in-Package-on-Board