Verbundprojekt: Intelligente Zuverlässigkeit von Elektroniksystemen - iRel40 -; Teilvorhaben: Nicht-Gauss'sche Modelle, neuronale Netze und Maschinelles Lernen für die Erkennung von defekten Chips bei der Herstellung von Wafern

Das ECSEL JU Projekt "Intelligent Reliability 4.0 (iRel40)" hat das übergeordnete Ziel, die Zuverlässigkeit von elektronischen Komponenten und Systemen durch Reduzierung der Fehlerrate entlang der Wertschöpfungskette zu verbessern. Aufgrund der Miniaturisierung wird Zuverlässigkeit zu einer immer größeren Herausforderung sowohl auf Bauelement als auch auf Systemebene und führt zu extremen Anforderungen für künftige komplexe Anwendungen. In iRel40 kooperieren 79 Partner aus 14 europäischen Ländern in 6 technischen Arbeitspaketen (AP) entlang der Wertschöpfungskette Chip-Package-Board/System, 19 Partner davon in Deutschland. In diesem Teilvorhaben sollen präzise und ökonomisch vertretbare Entscheidungsstrategien für die Erkennung von defekten Chips bei der Herstellung von Wafern gefunden werden, mit denen in der Produktion in Echtzeit über die Aussortierung von Wafern und Chips entschieden werden kann. Wir planen, klassische statistische Methoden mit modernsten Methoden des maschinellen Lernens zu kombinieren, um schnelle Algorithmen zu finden, die für Real-Time-Entscheidungen und für die Verarbeitung großer Datenmengen geeignet sind. Die Verwendung von ML-Frameworks (z.B. TensorFlow und PyTorch) soll eine gute Interoperabilität mit und Integrierbarkeit in moderne Software-Systeme sicherstellen. Es ist beabsichtigt, einen Demonstrator herzustellen, der in die Infrastruktur von Qualitätskontrollen und Tests der Wafer-Produktion integriert werden kann. Ergänzend soll geprüft werden, ob Methoden aus den Bereichen der explainable AI (artificial intelligence) und des automatisierten maschinellen Lernens zur Ausreißer-Erkennung dabei hilfreich sind. Es sollen vertiefte Einsichten in komplexe mathematische Algorithmen, die sich für die Anwendung in der Wafer-Produktion eignen, gewonnen werden. Die Effizienz all dieser Methoden in der Anwendung auf Halbleiter-Fabrikationsprozesse soll untersucht werden, darüber hinaus soll die Robustheit gegen Messartefakte verbessert werden.